簡要規格
万博Ansys VeloceRF讓您可以把多個裝置和傳輸線緊密封裝來進行裝置合成,製作最佳化的矽晶片佈局。在詳細配置之前分析任何數量的電感感應裝置之間的耦合，將減小設計尺寸並減少或消除防護環。
電感器和傳輸線
螺旋裝置和傳輸線路合成和建模至 3 奈米
万博Ansys VeloceRF大幅減少複雜螺旋裝置和傳輸線路合成與建模所需時間，藉此縮短設計週期。編譯電感器或變壓器幾何只需幾秒鐘，只需幾分鐘即可建模並進行分析。它與主要的eda平台整合，可將準備好送交下線製造的佈局實例化。
-
合成通過DRC驗證的裝置
-
由所有主要晶圓代工廠支援
-
通過矽驗證
-
減少矽的大小與成本
-
通過DRC驗證的裝置 -
最小至 3 奈米 -
通過驗證的準確性 -
裝置形狀材料庫
-
多重裝置耦合 -
使用參數清理進行最佳化 -
產生PCell/PyCell -
減少裝置大小
-
包含lde效應 -
S參數和RCLk
万博Ansys VeloceRF大幅減少複雜螺旋裝置和傳輸線路合成與建模所需時間，藉此縮短設計週期。
電感器大小以及電感器到電感器的串音干擾可能會影響晶粒大小。万博Ansys VeloceRF透過使用最佳化標準和幾何限制來幫助您設計更小的裝置。此外，它還會計算任意數量電感器之間的耦合，以更好地最佳化矽的基板面並最佳化電路環境中的電感器。Ansys VeloceRF 參數清理支援在電路環境中提供最佳的效能解決方案。經過晶圓代工廠驗證的準確度，可藉由獲得矽驗證的模型消除串音干擾故障，降低設計的風險。
万博Ansys VeloceRF目前支援超過200個獨特的晶圓代工製程,並可與任何最小至3奈米的製程搭配,包括來自所有半導體晶圓代工廠,包括台积电、联电、全球铸造,TowerJazz和三星等的CMOS、BiCMOS,砷化镓,SOS和SOI。該工具與主要的eda設計平台以及任何LVS工具整合。
將螺旋裝置和 傳輸線路合成與建模，以供最小至 3 奈米的毫米波設計使用
万博VeloceRF只需幾分鐘即可合成並分析來毫米波螺旋裝置和傳輸線路。它會產生透過drc / dfm驗證的裝置(包括填料)最小至3奈米。透過被動式,因果型S參數和極精簡的RLCk串接電路模型建立這些裝置的模型,可以作為PCells / PyCells提供,以實現最大的幾何靈活性。環境內最佳化可透過多重裝置和線路的平面配置緊密封裝來減少晶粒大小，以及減少或消除防護環。它利用預先定義的裝置構件材料庫支援高頻率，並支援任何數量的電感感應裝置進行耦合。
主要特色
VeloceRF提供矽上電感感應裝置的合成，建模，分析和最佳化的全面性綜合功能。
- 通過矽驗證
- 最佳化平面配置封裝
- 縮小裝置大小
- 預先定義形狀的材料庫
- 使用參數式清理將效能最佳化
- 支援 200 多種矽科技
單螺旋電感器：差模、單端、方形和八角形，具備或不具備中心分接。
多重螺旋電感器:變壓器，巴倫電路，t形線圈和系列差模。
傳輸線路：遮蔽式、雙層遮蔽式、帶狀線、耦合器、組合器以及準備好送交製造的其他類型。
万博Ansys VeloceRF會計算任何數量電感器之間的耦合，以利最佳化矽晶元件。有了VeloceRF，您可以鎖緊或消除防護環，也可以最佳化矽平面配置。
万博Ansys VeloceRF提供電感器參數的參數式清理支援，以便在電路環境中提供最佳解決方案。它允許在電感器之間進行獨特的耦合分析，以確保消除與串音干擾相關的故障。
万博Ansys VeloceRF針對採用毫米波頻率的設計提供經驗證的矽準確度。多種傳輸線路結構支援類似乐高®的設計方法,包括:微帶傳輸線,共面波導(遮蔽式和雙層遮蔽式),帶狀線,45和90度彎折,T形連接器,殘段,分支線耦合器,威尔金森分頻器等。
万博Ansys VeloceRF目前支援超過200種獨特的晶圓代工技術,並可與半導體晶圓廠包括台积电、联电、全球铸造,TowerJazz、三星等的任何製程(SOI CMOS、BiCMOS,砷化镓,SOS)搭配操作。VeloceRF支援最小至3奈米的所有製程節點。它與領先的EDA平台整合，VeloceRF模型可以與寄生元件參數擷取的串接電路結合使用。
万博Ansys VeloceRF在整個3 d網格演算法將導體的體積分段到小單元之前運算與配置有關的效應(LDE)。3d基板模型允許快速又準確地擷取分散式rc基板網路。擷取的模型非常準確，涵蓋所有電磁現象，包括電流分佈、集膚和近接效應。
万博Ansys軟體是容易操作使用的
對A万博nsys而言，所有使用者皆能運用本公司產品非常重要，身心障礙者也不例外。因此,我們致力於遵循美國無障礙委員會(第508節),無障礙網頁內容規範(WCAG),自願性產品輔助工具範本(VPAT)當前格式等各項無障礙需求。
查看A万博nsys的服務與產品
查看A万博nsys的服務與產品
联系我们
立即聯絡我們
